您好,欢迎来到61ic! | [登录] [注册] 忘记密码 | 设为首页 帮助
 . 网站首页 . 业界新闻 . 设计中心 . 移动技术 . TI专栏 . ADI专栏 . FPGA专栏 . 代码工厂 . 官方商城 . 
 . 活动专区 . 新品快递 . 解决方案 . 前沿科技 . TI资源 . ADI资源 . FPGA资源 . 下载中心 . 产品展示 . 
加入收藏
付款方式
联系我们
您现在的位置: 61IC电子在线 >> TI专栏 >> TI DaVinci >> TMS320DM3x SOC >> 正文
  DM3730 DDR问题解决方法           ★★★ 【字体:
DM3730 DDR问题解决方法
作者:dragoner…    文章来源:dragonerer    点击数:    更新时间:2013-10-30    
1. 首先造成无法挂载文件系统是由DDR造成。原因是ICETEK-DM3730-H使用的DDR data clock为332M,而ARM core clock默认使用的400M,加载内核后,内核将DDR clock同步到core clock,造成DDR data clock超频到400M,结果加载文件系统跑飞。

关于DDR的AC timming配置参数使用默认值,连续跑视频多次,未见DDR出错。


2. 解决方法是降低ARM core clock 与DDR频率相同。

具体解决细节是,修改X-LOAD/board/omap3icetek/platform.S


445行:.word 166, 12, 0, 1         //默认为.word 200, 12, 0, 1

修改这一处即可解决问题。


重新编译xload

    另外u-boot参数 mpurate 应设为1000 以下,我设置为800工作正常


3. X-load/board/omap3icetek/omap3icetek.c 文件中函数dpll3_init_36xx

()对DPLL3进行了初始化,对相应寄存器进行了配置。


linux/arch/arm/mach-omap2/board-omap3evm.c

827行,内核重新匹配DDR参数,这里匹配失败,终端显示

                 dpll3_m2_clk rate change failed: -22

此时将继续使用默认参数。因此不影响使用。

                若匹配成功,则重新设置DDR参数。

文章录入:admin    责任编辑:admin 
  • 上一篇文章:

  • 下一篇文章: 没有了
  • 发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口
    最新热点 最新推荐 相关文章
    DM3730上Android的调试
    DM3730 WinCE6 内存分配
    DM3730调试心得之CEMEK
    DAVINCI DM3730开发攻略——…
    DAVINCI DM3730开发攻略——…
    构建DM3730嵌入式linux开发环…
    构建DM3730嵌入式linux开发环…
    TI多媒体高性能处理器omap,a…
    repo下载TI ICS4.0.3源码,小…
    DM3730 qt和tslib 移植记录
      网友评论:(只显示最新10条。评论内容只代表网友观点,与本站立场无关!)
    站长:61 湘ICP备13001086号-2