您好,欢迎来到61ic! | [登录] [注册] 忘记密码 | 设为首页 帮助
 . 网站首页 . 业界新闻 . 设计中心 . 移动技术 . TI专栏 . ADI专栏 . FPGA专栏 . 代码工厂 . 官方商城 . 
 . 活动专区 . 新品快递 . 解决方案 . 前沿科技 . TI资源 . ADI资源 . FPGA资源 . 下载中心 . 产品展示 . 
加入收藏
付款方式
联系我们
您现在的位置: 61IC电子在线 >> TI专栏 >> TI DaVinci >> TMS320DM643x DSP >> 正文
  DSP的cache一般在何时会生效,防止在cache使用造成数据不一致           ★★★ 【字体:
DSP的cache一般在何时会生效,防止在cache使用造成数据不一致
作者:天才2012    文章来源:天才2012    点击数:    更新时间:2014-6-30    

在使用DSP的cache使能所有的ddr操作时,发现如果只是写操作,根据cache的机制,如果没有在了L1级hit,则直接使用write buffer来完成写操作。

假如hit的话,那之前一定发生过读操作,比如移位某个字,肯定是先读入L2,L1,进入S模块移位完成后再输回到L1。这样就不得不在完成这个操作后进行一定的cache会写和无效操作,把最终的数据写回ddr中去(前提是这部分的数据将会被非CPU管理,如DMA使用)

文章录入:admin    责任编辑:admin 
  • 上一篇文章:

  • 下一篇文章: 没有了
  • 发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口
    最新热点 最新推荐 相关文章
    DM6437下裸定时器在CC5.4下开…
    DM6437 VPFE和VPBE的中断机制
    CCS error: symbol trace bu…
    DM6437-读写SRAM测试过程
    DM6437-读写DDR测试过程
    DM6437 C64X+ EDMA 疑惑总结…
    DM6437 DSP系列之启动过程全…
    DM6437 DSP系列之启动过程全…
    详解FlashBurn的hex文件烧写…
    DM6437下无DSP/BIOS中断
      网友评论:(只显示最新10条。评论内容只代表网友观点,与本站立场无关!)
    站长:61 湘ICP备13001086号-2