您好,欢迎来到61ic! | [登录] [注册] 忘记密码 | 设为首页 帮助
 . 网站首页 . 业界新闻 . 设计中心 . 移动技术 . TI专栏 . ADI专栏 . FPGA专栏 . 代码工厂 . 官方商城 . 
 . 活动专区 . 新品快递 . 解决方案 . 前沿科技 . TI资源 . ADI资源 . FPGA资源 . 下载中心 . 产品展示 . 
加入收藏
付款方式
联系我们
您现在的位置: 61IC电子在线 >> TI专栏 >> TI C6000 >> TMS320C64x DSP >> 正文
  使用CLT优化C6000系列DSP程序           ★★★ 【字体:
使用CLT优化C6000系列DSP程序
作者:61IC    文章来源:61IC    点击数:    更新时间:2015-5-15    

Allen Yin  Communication Infrastructure

引言

目前,使用TI DSP 的用户越来越多,在C6000 系列DSP 中,包含了C64x, C64x+, C66x 等。在C6000 DSP 的开发过程中,为了充分利用DSP 的计算资源,需要对用户程序进行优化的工作,根据对象不同可以分为系统,算法,代码以及内存优化。通常,开发者熟悉自己的系统和代码,可以比较方便的从前三个方面修改以获得整体性能的提升,但是对于内存尤其是缓存(Cache)的优化,因为其涉及到芯片本身的架构,Cache 的维护由DSP 自动完成,用户通常不能干预,所以似乎无从着手;考虑到这些实际的问题,从TI 的7.0 系列编译器开始支持使用缓存优化工具(Cache Layout Tools)对C6000 代码进行优化,通过这一系列的工具,可以很轻松的完成L1P Cache 性能的提升,本文详细介绍了该工具的使用方法。

网址:http://www.61icbbs.com/forum.php?mod=viewthread

文章录入:admin    责任编辑:admin 
  • 上一篇文章:

  • 下一篇文章: 没有了
  • 发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口
    最新热点 最新推荐 相关文章
    基于DSP的光伏电池最大功率跟…
    DSP中断延迟分析
    关于DSP的GPIO的输入输出设置
    TI 28335和AD采集
    DSP F28335 DA模块程序
    F28335_DMA使用
    F28335_ECAP使用
    F28335_ADC使用
    F28335_PWM使用
    DSP学习-CCS新工程创建与配置
      网友评论:(只显示最新10条。评论内容只代表网友观点,与本站立场无关!)
    站长:61 湘ICP备13001086号-2